桐原 憲昭, 岡本 秀輔, 曽和 将容
全国大会講演論文集 55(1) 26-27 1997年9月24日
近年, プロセッサの性能は, クロック周波数の上昇, スーパースカラそしてスーパーパイプライン方式などの技術により大きく向上した。しかし, プロセッサのみが高速な処理能力を持っていても, メモリアクセスに時間がかかると, プロセッサではメモリの処理を待つという状態になる。つまり, プロセッサの性能向上だけでなく, 命令やデータをプロセッサへ供給するためのメモリアクセス処理時間の短縮も重要である。現在, メモリアクセス処理時間の短縮の方法として, キャッシュメモリシステムを利用したメモリの階層化が多く用いられている。しかし, キャッシュメモリシステム方式では, 各アプリケーションプログラムの性質を考慮せず, キャッシュメモリとメインメモリ間の内容を, 一定のアルゴリズムで行う。その結果, キャッシュミスが生じ, 必要な命令やデータをメインメモリからキャッシュメモリに転送するまでの間, プロセッサはストールしてしまう。そこでキャッシュメモリの代わりに, アプリケーションプログラムの性質を解析して, 階層メモリ間の命令及びデータの転送をプログラム制御することにより, メモリアクセスをより効率的かつ高速に行う。この方式を, ブログラム制御階層メモリシステムと呼ぶ。本稿では, メモリアクセスを効率的かつ高速に行うことができる, 命令とデータに関するプログラム制御階層メモリシステムを持つコンピュータを提案する。