武藤 佳恭

現在までに提案されている並列自動配線アルゴリズムのほとんどは,従来からある迷路法,線分探索法を並列化したものである.このため,細粒度の並列化と高いプロセッサ利用率を同時に実現できず,並列計算機に実装した場合に高い台数効果を得ることが難しい.本研究では,この条件を満たせるようにニューラルネットワークに基づく並列自動配線アルゴリズムを提案し,シーケンシャルマシン上に実装してアルゴリズムの質の評価を行なう.また,並列計算機への実装の方法についても検討する.

計算機の高信頼化を計る一手法として われわれはフォールト・トレラント・ゲート(以下FTGとよぶ)を提案した.このFTGを用いて冗長大規模集積回路チップを構成すると 従来のゲートで構成された同機能の非冗長大規模集積回路チップに比べ 高信頼化が達成できるだけでなく 歩留りの改善も期待できる.そこで 本論文では まず初めに 新たに3状態FTGを提案し 基本的な論理素子がすべてFTG化できることを示す.また NOR-FTGのトランジスタによる構成例を示し 従来のゲートとの信頼性の比較および FTG方式とTMR方式との信頼性の比較を行っている.次に これらの条件のもとで FTGで大規模集積回路を構築した際の歩留り向上について論ずる.従来のゲートおよび FTGのモデル 歩留り劣化の主要因である欠陥のモデルを考え 計算機シミュレーションを行うことにより歩留りの予測を行った.このシミュレーション結果を 非冗長チップに関する歩留り予測式から求めた歩留りと比較することにより FTGで構成された冗長チップの歩留りが 従来のものに比べ大幅に改善されることを確認した.